نانو الکترونیک
نانو الکترونیک (انګلیسي: Nanoelectronics) په برېښنایي یا الکترونیکي برخو کې د نانو ټیکنالوژۍ کارولو ته وایي. دا اصطلاح د وسایلو او موادو یوه متنوع ټولګه رانغاړي او عامه ځانګړنه یې دا ده چې دوی دومره کوچني دي چې بین الاتومي تعاملات او د کوانټم میخانیکي خواص باید په پراخه کچه پکې مطالعه شي. ځینې یې په لاندې ډول دي: هایبرېد مالیکولر/سیمي کنډکټر الکترونیک، یو اړخیز نانوټیوبونه/نانووایرونه (لکه سیلیکان نانووایرونه یا کاربن نانوټیوبونه) یا پرمختللي مالیکولر الکترونیک.
نانو الکترونیکي وسایل د یو نانومتر (nm) او ۱۰۰ نانومتر ترمنځ اندازې سره نازک ابعاد لري. وروستي سیلیکان موسفیټ MOSFET (فلزي-اکسایډ-سیمیکنډکټر میداني-اغېزه لرونکي ټرانزیسټر یا MOS ټرانزیسټر) د ټیکنالوژۍ نسلونه لا دمخه په همدغه رژیم کې دي، چې د ۲۲ نانومترونو CMOS (تکمیلي MOS) غوټې یا نوډونه او ورپسې ۱۴ نانومتره، ۱۰ نانومتره او ۷ نانومتره فینفېټ FinFET (فین میداني-اغېزه لرونکي ټرانزیسټر) نسلونه پکې شاملېږي. نانو الکترونیک ته ځینې وختونه د بدلون راوړونکې ټیکنالوژۍ په سترګه کتل کېږي، ځکه چې اوسني هغه یې له دودیز ټرانزیسټرونو څخه پام وړ توپیر لري.[۱]
تاریخچه
سمولفلزي نانولایر-بیس ټرانزیسټرونه په ۱۹۶۰ کال کې د اې روز له لوري، او بیا په ۱۹۶۲ کال کې د اتالا، کاهنګ او ګیپرټ لخوا وړاندیز شوي او ښودل شوي دي. په ۱۹۶۲ کال کې ګیپرټ، اتالا او کاهنګ د خپل یوه نوښتګر کار په پایله کې یو نانولایر-بیس فلزي-سیميکنډکټر یا نیمه هادي ټرانزیسټر جوړ کړ، چې د ۱۰ نانومتر په پنډوالي د سرو زرو (Au) نازک فلمونه پکې کارېدلي وو. په ۱۹۸۷ کال کې د بیژن داوري په مشرۍ د IBM یوې څېړنیزې ډلې د ټنګسټن-ګیټ ټیکنالوژۍ په کارولو سره د ۱۰ نانومتره ګیټ اکسایډ په پنډوالي سره د فلزي–اکسایډ–سیمیکمډکټر د میداني-اغېزې ټرانزیسټر (MOSFET) وړاندې کړ.[۲][۳]
په ۱۹۹۹ کال کې د فرانسې په ګرینوبل کې د برېښنایي او معلوماتي ټیکنالوژۍ په لابراتوار کې یو CMOS (تکمیلي MOS) ټرانزیسټر جوړ شو، او د MOSFET ټرانزیسټر د اصولو محدودیتونه یې له ۱۸ نانومتر قطر سره وازمویل (چې شاوخوا ۷۰ اتومونه پکې څنګ په څنګ اېښودل شوي وو). دې چارې شونې کړه چې د یوې یورو (€) پر سکه د اووه میلیارده جنکشنونو تیوریکي ادغام چمتو شي. که څه هم CMOS ټرانزیسټر یوه داسې ساده څېړنیزه تجربه هم نه وه چې د CMOS ټیکنالوژۍ د فعالیت څرنګوالی وڅېړي، بلکې دا ښودل وو چې اوس چې موږ په خپله پر مالیکولر مقیاس کار کولو ته نږدې کېږو، دا ټیکنالوژي څه ډول کار کوي. په ۲۰۰۷ کال کې ژان باپټیسټ والډنر وویل، چې په یوه سرکټ یا مدار کې د دغه لوی شمېر ټرانزیسټرونو پر همغږي شوي منتاژ یا تړنه باندې تسلط به ناشونی وي او په صنعتي کچه رامنځته کول به یې هم ناشوني وي.[۴][۵][۶][۷][۸]
په ۲۰۰۶ کال کې د کوریا د ساینس او ټیکنالوژۍ پرمختللي انسټیټیوټ (KAIST) او د ملي نانو فاب مرکز د کوریايي څېړونکو یوې ډلې یو ۳ نانومتره MOSFET جوړ کړ، چې د نړۍ ترټولو کوچنۍ نانو الکترونیکي وسیله وه. دا د څو-دروازهاي-شاوخوا FinFET ټیکنالوژۍ پر بنسټ و.[۹][۱۰][۱۱]
د نانو الکترونیکي سیمیکمډکټر وسایلو سوداګریز تولید په ۲۰۱۰ لسیزه کې پیل شو. په ۲۰۱۳ کال کې د اېس کې هاینېکس (SK Hynix) شرکت د ۱۶ نانومتره پروسې سوداګریز ډلهایز تولید پیل کړ، TSMC د 16 nm FinFET پروسې تولید پیل کړ، او سامسونګ الکترونیک د 10 nm ټولګي پروسې تولید پیل کړ؛ او TSMC بیا په ۲۰۱۷ کال د ۷ نانومتره پروسس تولید پیل کړ، او سامسونګ بیا په ۲۰۱۸ کال کې د ۵ نانومتره پروسس تولید پیل کړ. په ۲۰۱۷ کال کې TSMC شرکت تر ۲۰۲۲ کال پورې د ۳ نانومتره پروسې سوداګریز تولید لپاره خپل پلانونه اعلان کړل. په ۲۰۱۹ کال کې سامسونګ تر ۲۰۲۱ پورې د ۳ نانومتره GAAFET (څو-دروازهاي-شاوخوا FET) لپاره خپل پلانونه اعلان کړل.[۱۲][۱۳][۱۴][۱۵][۱۶][۱۷][۱۸]
نانو الکترونیکي وسایل
سمولد لوړې ټیکنالوژۍ د تولید اوسنۍ پروسې د دودیزو له پورته څخه ښکته (top down) ستراتیژیو پر بنسټ دي، چېرې چې نانو ټیکنالوژي لا له وړاندې په خاموشۍ سره پېژندل شوې ده. د مدغمو سرکټونو د نازک اوږدوالي مقیاس له وړاندې څخه په سي پي یو ګانو (CPUs) یا ډاینامیک رم (DRAM) وسایلو کې د ټرانزیسټرونو د دروازې د اوږدوالي اړوند په نانومقیاس (۵۰ نانومتره او ښکته) کې شته دی.
کمپیوټرونه
سمولنانو الکترونیک د کمپیوټر د پروسیسرونو د سيميکنډکټر د جوړونې له معمولي تخنیکونو سره د ممکنه پیاوړي کولو په پرتله د لا زیات پیاوړي کولو زېری له ځان سره لري. په اوسني وخت کې یې یو شمېر طریقې تر څېړنې لاندې دي، چې د نانولیتوګرافي نوې بڼې، او همدا راز د دودیزو CMOS اجزاوو پر ځای کې د نانوموادو لکه نانووایرونو یا کوچنیو مالیکولونو کارول پکې شاملېږي. د ساحوي اغېزې ټرانزیسټرونه، د دواړو سیميکنډکټر کاربن نانوټیوبونو او هیټرو سټرکچر شوو سیميکنډکټر نانووایرونو (SiNWs) په کارولو سره جوړ شوي دي.[۱۹][۲۰]
د حافظې ذخیره
سمولپه تېرو وختونو کې د برېښنایي یا الکترونکي حافظې په ډیزاین کې تر ډېره د ټرانزیسټرونو پر جوړولو تکیه کېده. که څه هم پر متقاطع بټنه (crossbar switch) ولاړ الکترونیک یا برقیاتو په اړه څېړنې د ډېر لوړ کثافت لرونکې حافظې د رامنځته کولو لپاره د عمودي او افقي تارونو د قطارونو ترمنځ د بیا تنظیمېدونکي متقابل ارتباط د کارولو بدیل وړاندې کړی دی. په دغه ډګر کې دوه مخکښ هغه یې یو نانټرو (Nantero) دی چې د کاربن نانوټیوب پربنسټ متقاطع (crossbar) حافظه یې رامنځته کړې او نانو-رم (Nano-RAM) نومېږي، او بل یې هم هیولټ پیکارډ (Hewlett-Packard) دی چې د فلش حافظې د راتلونکي ځایناستي په توګه یې د میمریسټر (memristor) موادو کارول وړاندیز کړي دي.
د دا ډول نوو وسایلو یوه بېلګه د سپنټرونکس (spintronics) پر بنسټ ده. په بهرنۍ ساحه کې د موادو (د الکترونونو د مدارونو یا څرخېدو له امله) د مقاومت وابستګۍ ته مقناطیسي مقاومت ویل کېږي. دا اغېزه د نانو په اندازه څیزونو لپاره پام وړ پراخېدای شي (GMR - غټ مقناطیسي-مقاومت)، د بېلګې په توګه کله چې دوې فیرومقناطیسي لایې د غیر مقناطیسي طبقې په وسیله جلا کېږي، چې څو نانومتره ضخامت یا پنډوالی لري (لکه Co-Cu-Co). د GMR اغېزه د هارډیسکونو د موادو ذخیره کولو په کثافت کې د قوي زیاتوالي لامل شوې او د ګیګابایټ کچه یې شونې کړې ده. د تونل کولو مقناطیسي مقاومت (TMR) له GMR سره خورا ورته دی او د نږدې یا مجاورو فیرو مقناطیسي لایو له لارې د الکترونونو د مدارونو یا څرخېدو د وابسته تونل پربنسټ دی. د GMR او TMR دواړې اغېزې د کمپیوټرونو لپاره د نه بدلېدونکې اصلي حافظې د رامنځته کولو لپاره کارېدای شي، لکه د تصادفي لاسرسي مقناطیسي حافظه یا (MRAM).
د نانو الکترونیکي حافظې سوداګریز تولید په ۲۰۱۰ کال کې پیل شو. په ۲۰۱۳ کال کې بیا اېس کې هاینېکس (SK Hynix) شرکت د ۱۶ نانومتره ناند (NAND) فلش حافظې ډلهییز تولید پیل کړ، او سمسونګ الکترونیکي کمپنۍ د ۱۰ نانومتره ملټي-لیول حجرې (MLC) ناند فلش حافظې تولید پیل کړ. په ۲۰۱۷ کال کې بیا TSMC شرکت د ۷ نانومتره پروسې په کارولو سره د SRAM حافظې تولید پیل کړ.[۲۱][۲۲][۲۳]
سرچينې
سمول- ↑ Beaumont, Steven P. (September 1996). "III–V Nanoelectronics". Microelectronic Engineering. 32 (1): 283–295. doi:10.1016/0167-9317(95)00367-3. ISSN 0167-9317.
- ↑ Pasa, André Avelino (2010). "Chapter 13: Metal Nanolayer-Base Transistor". Handbook of Nanophysics: Nanoelectronics and Nanophotonics. CRC Press. pp. 13–1, 13–4. ISBN 9781420075519.
- ↑ Davari, Bijan; Ting, Chung-Yu; Ahn, Kie Y.; Basavaiah, S.; Hu, Chao-Kun; Taur, Yuan; Wordeman, Matthew R.; Aboelfotoh, O.; Krusin-Elbaum, L.; Joshi, Rajiv V.; Polcari, Michael R. (1987). "Submicron Tungsten Gate MOSFET with 10 nm Gate Oxide". 1987 Symposium on VLSI Technology. Digest of Technical Papers: 61–62.
- ↑ Tsu‐Jae King, Liu (June 11, 2012). "FinFET: History, Fundamentals and Future". University of California, Berkeley. Symposium on VLSI Technology Short Course. نه اخيستل شوی 9 July 2019.
- ↑ Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. p. 11. ISBN 9780387717517.
- ↑ Hisamoto, D.; Kaga, T.; Kawamoto, Y.; Takeda, E. (December 1989). "A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET". International Technical Digest on Electron Devices Meeting: 833–836. doi:10.1109/IEDM.1989.74182. S2CID 114072236.
- ↑ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. نه اخيستل شوی 4 July 2019.
- ↑ "The Breakthrough Advantage for FPGAs with Tri-Gate Technology" (PDF). Intel. 2014. نه اخيستل شوی 4 July 2019.
- ↑ Waldner, Jean-Baptiste (2007). Nanocomputers and Swarm Intelligence. London: ISTE. p. 26. ISBN 978-1-84704-002-2.
- ↑ "Still Room at the Bottom (nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology)", Nanoparticle News, 1 April 2006, archived from the original on 6 November 2012, نه اخيستل شوی 6 July 2019
- ↑ Lee, Hyunjin; et al. (2006), "Sub-5nm All-Around Gate FinFET for Ultimate Scaling", Symposium on VLSI Technology, 2006: 58–59, doi:10.1109/VLSIT.2006.1705215, hdl:10203/698, ISBN 978-1-4244-0005-8, S2CID 26482358
- ↑ "History: 2010s". SK Hynix. Archived from the original on 17 May 2021. نه اخيستل شوی 8 July 2019.
{{cite web}}
: External link in
(help); Unknown parameter|خونديځ تړی=
|تاريخ الأرشيف=
ignored (help); Unknown parameter|خونديځ-تړی=
ignored (help); Unknown parameter|مسار الأرشيف=
ignored (help) - ↑ "16/12nm Technology". TSMC. نه اخيستل شوی 30 June 2019.
- ↑ "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Archived from the original on 21 June 2019. نه اخيستل شوی 21 June 2019.
- ↑ "7nm Technology". TSMC. نه اخيستل شوی 30 June 2019.
- ↑ Armasu, Lucian (11 January 2019), "Samsung Plans Mass Production of 3nm GAAFET Chips in 2021", www.tomshardware.com
- ↑ Patterson, Alan (2 Oct 2017), "TSMC Aims to Build World's First 3-nm Fab", www.eetimes.com
- ↑ Shilov, Anton. "Samsung Completes Development of 5nm EUV Process Technology". www.anandtech.com. نه اخيستل شوی 2019-05-31.
- ↑ Postma, Henk W. Ch.; Teepen, Tijs; Yao, Zhen; Grifoni, Milena; Dekker, Cees (2001). "Carbon nanotube single-electron transistors at room temperature". Science. 293 (5527): 76–79. Bibcode:2001Sci...293...76P. doi:10.1126/science.1061797. PMID 11441175. S2CID 10977413.
- ↑ Xiang, Jie; Lu, Wei; Hu, Yongjie; Wu, Yue; Yan Hao; Lieber, Charles M. (2006). "Ge/Si nanowire heterostructures as highperformance field-effect transistors". Nature. 441 (7092): 489–493. Bibcode:2006Natur.441..489X. doi:10.1038/nature04796. PMID 16724062. S2CID 4408636.
- ↑ "History: 2010s". SK Hynix. Archived from the original on 17 May 2021. نه اخيستل شوی 8 July 2019.
{{cite web}}
: External link in
(help); Unknown parameter|خونديځ تړی=
|تاريخ الأرشيف=
ignored (help); Unknown parameter|خونديځ-تړی=
ignored (help); Unknown parameter|مسار الأرشيف=
ignored (help) - ↑ "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Archived from the original on 21 June 2019. نه اخيستل شوی 21 June 2019.
- ↑ "7nm Technology". TSMC. نه اخيستل شوی 30 June 2019.